

## PATENT ABSTRACTS OF JAPAN

(11)Publication number : 2000-277733

(43)Date of publication of application : 06.10.2000

(51)Int.Cl.

H01L 29/78

(21)Application number : 11-084537

(71)Applicant : SANKEN ELECTRIC CO LTD

(22)Date of filing : 26.03.1999


(72)Inventor : HANAOKA MASAYUKI

## (54) INSULATED-GATE FIELD-EFFECT TRANSISTOR

## (57)Abstract:

**PROBLEM TO BE SOLVED:** To spread depletion layers to the peripheral sides of FET elements excellently, and to increase the breakdown voltage in the peripheries of the elements, by forming breakdown voltage increasing regions of the same depth as the base regions on the peripheral sides of the base regions, and forming auxiliary regions shallower than the breakdown voltage increasing regions.

**SOLUTION:** Since each base region 3 is formed into the shape of a pillar in a drift region 1, and the specific resistance of the drift region 1 is set to a relatively small value, the resistance of a current path of the drift region 1 is reduced, and reduction of operating resistance is achieved at a high level. Besides, concerning the breakdown voltage of each element forming region, a sufficiently high breakdown voltage is obtained, since the intervals between base regions 3 are filled with depletion layers 16. Besides, concerning the breakdown voltage on the peripheral side of each element, a sufficiently high breakdown voltage is obtained, since a depletion layer 16 can be spread smoothly so as to lighten field concentration to the peripheral side of the element excellently by a breakdown voltage increasing region 12 and an auxiliary region 13.



## LEGAL STATUS

[Date of request for examination] 31.03.1999

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number] 3221489

[Date of registration] 17.08.2001

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

## \* NOTICES \*

JPO and NCIPi are not responsible for any damages caused by the use of this translation.

- 1.This document has been translated by computer. So the translation may not reflect the original precisely.
- 2.\*\*\*\* shows the word which can not be translated.
- 3.In the drawings, any words are not translated.

---

CLAIMS

---

[Claim(s)]

[Claim 1] The semi-conductor base which has a drain field, a drift region, two or more base regions, two or more source fields, and two or more fields for the improvement in a proof pressure, It has gate dielectric film, a drain electrode, a source electrode, and a gate electrode. Said drift region is arranged so that it may have the part which has high impurity concentration lower than the high impurity concentration of said drain field, and is exposed to one principal plane of said semi-conductor base. Said drain field is arranged between said drift regions and principal planes of another side of said semi-conductor base. Each of two or more of said base regions was distributed by island shape in said drift region, and is prolonged in the shape of a column toward the principal plane of another side from one principal plane of said semi-conductor base. Each of two or more of said emitter regions is arranged in said two or more base regions at island shape. Said two or more fields for the improvement in a proof pressure have the same conductivity type as said base region. The insulated gate field effect transistor characterized by having been formed into said drift region at island shape, and having seen superficially, and having been distributed by the outside of said base region like said base region, and having extended in the shape of a column toward the principal plane of another side from one principal plane of said semi-conductor base.

[Claim 2] Furthermore, it is the insulated gate field effect transistor according to claim 1 characterized by being formed more shallowly [ it is arranged and ] than said field for the improvement in a proof pressure so that it may have an auxiliary field for assisting the breadth of the depletion layer near said field for the improvement in a proof pressure, and this auxiliary field may have the same conductivity type as said field for the improvement in a proof pressure and it may expose to the front face of said semi-conductor base.

[Claim 3] Said field for the improvement in a proof pressure is an insulated gate field effect transistor according to claim 1 or 2 which has the almost same depth as said base region, and is formed in said base region and coincidence.

[Claim 4] Furthermore, an insulated gate field effect transistor claim 1 characterized by having both a field plate, and equipotential both [ either or ] so that it may see superficially and said base region may be surrounded, 2, or given in three.

---

[Translation done.]

## \* NOTICES \*

JPO and NCIPi are not responsible for any damages caused by the use of this translation.

1.This document has been translated by computer. So the translation may not reflect the original precisely.

2.\*\*\* shows the word which can not be translated.

3.In the drawings, any words are not translated.

## DETAILED DESCRIPTION

[Detailed Description of the Invention]

[0001]

[Field of the Invention] This invention relates to the insulated gate field effect transistor which can attain high pressure-proofing-ization.

[0002]

[Description of the Prior Art] It is well-known to constitute an insulated gate field effect transistor (for it to be called Following FET), as both reduction-izing of dynamic resistance and high pressure-proofing-ization are shown in drawing 1 for the purpose of attaining excellently. This FET is the N type drift region 1 and N+. It has the silicon semi-conductor base 5 which consists of the mold drain field 2, two or more P type base regions 3, and two or more source fields 4, the drain electrode 6, the source electrode 7, the gate electrode 8, gate dielectric film 9, the circumference protection insulator layer 10, and the interlayer insulation film 11. The base region 3 which can be called the body field of this FET or a channel formation field has a unique configuration, is deeply formed in the thickness direction of a drift region 1 in the shape of a column, and has attained that base to near the interface of a drift region 1 and the drain field 2. If two or more base regions 3 are formed in the shape of a column, when high reverse voltage is impressed to the PN junction between a base region 3 and a drift region 1, the mutual drift region 1 of two or more base regions 3 will be filled by the depletion layer, and pressure-proofing will improve. Moreover, in the case of the structure of drawing 1, even if it makes specific resistance of a drift region 1 small and attains reduction-ization of dynamic resistance, high pressure-proofing can be obtained comparatively. That is, even if it sets the specific resistance of a drift region 1 as conventional conventional 1 / 3 - 1/5 of specific resistance of a drift region which have a shallow base region, pressure-proofing equivalent to FET of standard structure can be obtained by work of a depletion layer. [ of standard structure ] [ of FET ]

[0003]

[The technical problem which invention makes solution \*\*\*\*\*] By the way, in this conventional kind of FET, the improvement about the improvement in a proof pressure of the periphery veranda of a component is not fully made. For this reason, the actual condition was not able to attain high pressure-proofing-ization, so that it was expected. That is, even if it diffuses a base region 3 deeply in the thickness direction of a drift region 1 as mentioned above and aims at improvement in a proof pressure of a component central site (component active region), if the pressure-proofing by the side of a component periphery does not improve similarly, the improvement pressure-proofing as the whole component is not attained. Then, the invention-in-this-application person tried to form a well-known field limiting ring (FLR) so that the periphery side of the main junction, i.e., a component active region, may be surrounded, and to aim at improvement in a proof pressure by the side of a component periphery. However, since the specific resistance of a drift region 1 was quite small compared with usual FET in FET of the above-mentioned structure, improvement in a proof pressure was not able to be aimed at with the conventional FLR structure.

[0004] Then, the purpose of this invention is to offer the insulated gate field effect transistor which can attain both reduction, and both [ either or ] in a proof pressure of dynamic resistance easily and good.

[0005]

[Means for Solving the Problem] This invention for solving the above-mentioned technical problem and attaining the above-mentioned purpose The semi-conductor base which has a drain field, a drift region, two or more base regions, two or more source fields, and two or more fields for the improvement in a proof pressure, It has gate dielectric film, a drain electrode, a source electrode, and a gate electrode. Said drift region is arranged so that it may have the part which has high impurity concentration lower than the high impurity concentration of said drain field, and is exposed to one principal plane of said semi-conductor base. Said drain field is arranged between said drift regions and principal planes of another side of said semi-conductor base. Each of two or more of said base regions was distributed by island shape in said drift region, and is prolonged in the shape of a column toward the principal plane of another side from one principal plane of said semi-conductor base. Each of two or more of said emitter regions is arranged in said two or more base regions at island shape. Said two or more fields for the improvement in a proof pressure have the same conductivity type as said base region. It is a thing concerning the insulated gate field effect transistor characterized by having been formed into said drift region at island shape, and having seen superficially, and having been distributed by the outside of said base region like said base region, and having extended in the shape of a column toward the principal plane of another side from one principal plane of said semi-conductor base. It is.

[0006] In addition, as shown in claim 2, it is desirable to prepare the auxiliary field for helping the breadth of the

depletion layer near the field for the improvement in a proof pressure. This auxiliary field is formed in annular or island shape. Moreover, as shown in claim 3, it is desirable to form the field for the improvement in a proof pressure in the same depth as a base region. Moreover, as shown in claim 4, it is desirable to form a field plate or an equipotential ring (EQR).

[0007]

[Effect of the Invention] According to invention of each claim, circumference pressure-proofing of an FET component can be raised easily and good. That is, although the change width of face of the depletion layer by the side of the periphery of a base region will also become large if a base region is deeply formed in the shape of a column, by preparing the field for the improvement in a proof pressure, change of a depletion layer can be made slow and component circumference pressure-proofing improves good. Moreover, according to invention of claim 2, a depletion layer spreads much more good with the help of an auxiliary field. Moreover, a production process will be simplified, if the field for the improvement in a proof pressure is formed in a base region and coincidence as shown in claim 3. Moreover, if both a field plate, and equipotential both [ either or ] (EQR) are prepared as shown in claim 4, the breadth of a depletion layer will become still better.

[0008]

[An operation gestalt and an example] Next, with reference to drawing 2 - drawing 7 , the operation gestalt and example of this invention are explained.

[0009]

[The 1st example] The insulated gate field effect transistor (FET) of the 1st example shown in drawing 2 and drawing 3 Have the N type (1st conductivity type) drift region 1, N+ mold drain field 2, the P type (2nd conductivity type) base region 3, the N type source field 4, the drain electrode 6, the source electrode 7, the gate electrode 8, gate dielectric film 9, the circumference protection insulator layer 10, and an interlayer insulation film 11 like conventional FET of drawing 1 , and also The field 12 for the improvement in a P type proof pressure of the shape of a column established into silicon semi-conductor base 5a, and the auxiliary field 13 of P type. It has the field plate 14 prepared into the circumference insulator layer 10, and the equipotential ring 15, i.e., EQR, and is formed in the upper and lower sides and bilateral symmetry focusing on the A-A line and B-B line of drawing 2 .

[0010] A drift region 1 is an N-type semiconductor field, and is N+. It has high impurity concentration lower than the mold drain field 2. In addition, since a drift region 1 has the same conductivity type as the drain field 2, it can also call this a drain field. The drift region 1 consisted of what carried out epitaxial growth of the N-type semiconductor to the multilayer on the drain field 2, and the part has exposed it to one principal plane of semi-conductor base 5a. The high impurity concentration of this drift region 1 is higher than the high impurity concentration of the drift region of conventional FET of the shallow base region which does not form the pillar-shaped base region 3. Therefore, the resistivity of a drift region 1 is conventional conventional  $1 / 5 - 1/3$  of resistivity. [ of FET ] [ of a drift region ]

[0011] N+ The mold drain field 2 is arranged between the drift region 1 and the principal plane of another side of semi-conductor base 5a. In addition, the interface of the drain field 2 and a drift region 1 is parallel to the principal plane of another side of plate-like semi-conductor base 5a. The drain electrode 6 consists for example, of a vacuum-plating-of-aluminium layer, and is connected to the drain field 2 in the principal plane of another side of semi-conductor base 5a.

[0012] A base region 3 can also be called a body field or a channel formation field, and is formed in the shape of a column toward the inferior surface of tongue from the top face in the drift region 1. The top face of a base region 3 is exposed to the top face of semi-conductor base 5a, and the inferior surface of tongue of a base region 3 is arranged so that it may estrange a little from the drain field 2. Thus, it is thought by arranging so that it may estrange a little that electric-field concentration with the base region 3 down side can be eased. As shown in drawing 2 , a base region 3 is seen superficially, and is formed in semi-conductor base 5a at island shape, and is distributed by homogeneity, and each base region 3 has a square-like flat-surface configuration. In addition, the flat-surface configuration of a base region 3 is not restricted to a square, but even if it is circular, it is good. This base region 3 repeats and forms a well-known epitaxial growth technique and a well-known diffusion technique. That is, the N-type semiconductor field of closing in is formed with epitaxial growth on the drain field 2, and a P-type semiconductor field constitutes a part of base region, and the N-type semiconductor field of a part in which a P-type semiconductor field is not formed constitutes a part of drift region 1. A P-type semiconductor field is formed by diffusion so that the P-type semiconductor field which formed the P-type semiconductor field, formed the N-type semiconductor field of closing in in the top face of the P-type semiconductor field of cod roe and an N-type semiconductor field with epitaxial growth, and formed it in it previously again may be followed. By repeating this process multiple times (for example, 6 times), column-like a base region 3 and a drift region 1 are formed.

[0013] The N type source field 4 was formed into each base region 3 at island shape, and is exposed to one principal plane of semi-conductor base 5a. Into 16 base regions 3 arranged inside in many base regions 3, a square 4, i.e., an annular source field, is formed, the U-shaped source field 4 is formed into eight base regions 3 on the outside side, and the L character-like source field 4 is formed in eight base regions 3 of an angle. The amount of [ between the source fields 4 and drift regions 1 in a base region 3 ] surface flank becomes a channel formation part.

[0014] The source electrode 7 is the vacuum evaporation layer of aluminum, it connects with both each source field 4 and each base region 3, and it is prepared also on the interlayer insulation film 11 so that common connection of two or more source fields 4 may be made.

[0015] Gate dielectric film 9 consists of the silicon oxide formed so that the channel formation part in a base region 3 mentioned above might be covered at least.

[0016] The gate electrode 8 consists of the polycrystalline silicon formed by well-known chemical vapor deposition, and is formed on gate dielectric film 9. This gate electrode 8 is connected to the metal gate terminal which sees superficially, is formed in the shape of a grid, and is not illustrated.

[0017] Many (this example 64 pieces) fields 12 for the improvement in a proof pressure prepared according to this invention are distributed so that it may conclude superficially that it is clear from drawing 2 and a base region 3 may be surrounded. This field 12 for the improvement in a proof pressure is formed in a base region 3 and coincidence, consists of the P type diffusion field which has the same high impurity concentration as a base region 3, and it has the same flat-surface configuration as a base region 3, and the same cross-section configuration, and it is distributed by homogeneity like the base region 3. That is, the field 12 for the improvement in a proof pressure was formed into the drift region 1 at island shape, and has extended in the shape of a column toward the principal plane of another side from one principal plane of semi-conductor base 5a. The tip of this field 12 for the improvement in a proof pressure is N+. It is located near the mold drain field 2. In addition, mutual spacing of two or more fields 12 for the improvement in a proof pressure is the same as mutual spacing of a base region 3.

[0018] The P type auxiliary field 13 which attaches and shows \*\*\*\* in drawing 2 has the same conductivity type as the field 12 for the improvement in a proof pressure, and the same high impurity concentration, and it is annularly formed so that from drawing 2 and the field 12 for the improvement in a proof pressure and a base region 3 may be surrounded. The auxiliary field 13 diffuses a P type impurity in the epitaxial layer of the last of the epitaxial growth of multiple times, and is formed in the maximum upper layer and coincidence of the field 12 for the improvement in a proof pressure, and a base region 3. For this reason, the depth of the auxiliary field 13 is sharply set up shallowly like one sixth (preferably  $1/10 - 1/2$ ) of the depth of the field 12 for the improvement in a proof pressure. In this example, one of the auxiliary fields 13 contacts the periphery side of the field 12 for the improvement in a proof pressure, and one [another] touches the periphery side of the base region 2 by the side of the outermost periphery.

[0019] The field plate 14 is the vacuum evaporation layer of aluminum, and it is annularly formed so that the auxiliary field 13 may be countered through an insulator layer 10. That is, the flat-surface configuration of the field plate 14 is almost the same as that of the auxiliary field 13 shown in drawing 2. In the example of drawing 3, the field plate 14 is not electrically connected to the auxiliary field 13, the field 12 for the improvement in a proof pressure, and base region 3 of P type. Moreover, two annular field plates 14 of each other are separated.

[0020] EQR15 is a conductor layer which consists of the vacuum evaporation layer of aluminum, and is annularly arranged rather than the auxiliary field 13 at the periphery side. This EQR15 has countered the top face of semi-conductor base 5a through the lower layer of an insulator layer 10, and is not electrically connected to semi-conductor base 5a. In addition, EQR15 also has the function of the channel stopper which it has the function to attain stabilization of the charge of the front face of an insulator layer 10, and also prevents the breadth to the periphery of a depletion layer.

[0021] According to this example, improvement in the proof pressure by the side of the FET component circumference (circumference proof pressure) is achieved, and high pressure-proofing-ization is attained excellently. Moreover, in spite of having formed high pressure-proofing, dynamic resistance (on resistance) can be kept small. That is, since a base region 3 is formed in the shape of a column in a drift region 1 and the specific resistance of a drift region 1 is set up small relatively, resistance of the current path of a drift region 1 can be made small, and reduction-ization of dynamic resistance is attained excellently. Moreover, about pressure-proofing of a component formation field (active region), since it is buried by the depletion layer 16 as between base regions 3 shows drawing 3 typically by the dotted line, sufficiently high pressure-proofing can be obtained. Moreover, about the pressure-proofing by the side of the component circumference, since a depletion layer 16 can be smoothly extended so that electric-field concentration may be eased good to a component periphery side like illustration by the field 12 for the improvement in a proof pressure, and the auxiliary field 13, pressure-proofing high enough can be obtained like a component central site.

[0022] In the condition that the electrical potential difference which forms a channel between the gate electrode 8 and the source electrode 7 is not impressed if it explains in more detail about a spread of a depletion layer 16, if an electrical potential difference with the high sense which carries out the reverse bias of the PN junction between a drift region 1 and a base region 3 is impressed between the drain electrode 6 and the source electrode 7, a depletion layer will spread in the drift region 1 where high impurity concentration is lower than a base region 3. Since many base regions 3 are arranged in the shape of a column, the mutual drift region 1 of a base region 3 is buried with a depletion layer 16. A depletion layer 16 spreads not only in between base regions 3 but in between a base region 3 and the field 12 for the improvement in a proof pressure formed similarly and between this and the base region 3. Although a depletion layer 16 cannot fully be extended only by the field 12 for the improvement in a proof pressure to the periphery side of a base region 3, if the auxiliary field 13 is formed, a depletion layer 16 will spread good by this assistance on the outside of between the fields 12 for the improvement in a proof pressure, between base regions 3, and the field 12 for the improvement in a proof pressure. Moreover, since the auxiliary field 13 is formed more shallowly than the field 12 for the improvement in a proof pressure and is arranged at the periphery side, change of the depletion layer 16 by the side of a periphery becomes slow, and the improvement in a proof pressure is attained good.

[0023] In this example, since the field 12 for the improvement in a proof pressure, and the field plate 14 and EQR15

other than this auxiliary field 13 are prepared, a depletion layer 16 spreads still more stably and good. Moreover, it is prevented by work of EQR15 that a depletion layer 16 spreads to the side face of semi-conductor base 5a, and it can attain high pressure-proofing-ization stably by it. Moreover, since the field 12 for the improvement in a proof pressure is formed in a base region 3 and coincidence in this example, it is advantageous in respect of productivity.

[0024]

[The 2nd example] Next, the insulated gate field effect transistor of the 2nd example shown in drawing 4 is explained. However, in drawing 4 and drawing 5 mentioned later - drawing 7, the same sign is substantially given to the same part with drawing 2 and drawing 3, and the explanation is omitted.

[0025] FET of drawing 4 is constituted identically to the 1st example except for arrangement of P type auxiliary field 13a. Auxiliary field 13a of drawing 4 is estranged to the periphery side corresponding to the auxiliary field 13 of drawing 3 from the field 12 for the improvement in a proof pressure, and the base region 3. In addition, the flat-surface configuration of auxiliary field 13a of drawing 4 is annular like drawing 2, and the depth is the same as that of the auxiliary field 13 of drawing 3. The same effectiveness as the 1st example can be acquired also according to this 2nd example.

[0026]

[The 3rd example] Drawing 5 shows a part of front face of semi-conductor base 5a of FET of the 3rd example. FET of the 3rd example of drawing 5 is constituted identically to the 1st example except for P type auxiliary field 13b which attaches \*\*\*\* and is shown explanatorily. P type auxiliary field 13b of drawing 5 prepared for the same purpose as the auxiliary field 13 of the 1st example consists of many island-shape fields. Auxiliary field 13b has the same depth as the auxiliary field 13 of the 1st example, and the same high impurity concentration, and is distributed between the field 12 for the improvement in a proof pressure, and the base region 3 by the side of the outermost periphery. Drawing 6 R> 6 shows the physical relationship of the field 12 for the improvement in a proof pressure, and auxiliary field 13b. Auxiliary field 13b is arranged so that the core of auxiliary field 13b may be in agreement with the core of the square of a dotted line of from now on connecting the core of four fields 12 for the improvement in a proof pressure so that clearly. Moreover, auxiliary field 13b is arranged so that the minimum distance L of square auxiliary field 13b and four fields 12 for the improvement in a proof pressure may become almost respectively the same. In addition, the relation between a base region 3 and auxiliary field 13b is the same as that of drawing 6.

[0027] By arranging auxiliary field 13b, as shown in drawing 6, a depletion layer can be extended good between the fields 12 for the improvement in a proof pressure, and between the base region 3 by the side of the outermost periphery, and the field 12 for the improvement in a proof pressure, and the improvement in a proof pressure is attained like the 1st example.

[0028]

[Modification(s)] This invention is not limited to an above-mentioned example, and the next deformation is possible for it.

- (1) The field plate 14 is electrically connectable with the auxiliary field 13 or the field 12 for the improvement in a proof pressure, as shown in drawing 7. Thus, connection raises the equipotential nature of the auxiliary field 13 or the field 12 for the improvement in a proof pressure.
- (2) As shown in drawing 7 R> 7, a level difference can be prepared in the insulator layer 10 of field plate 14 part, and a periphery side can be thickened. More nearly thereby, in a periphery side, the effectiveness of a field plate falls and the change by the side of the periphery of a depletion layer becomes smooth. Moreover, the field plate 14 can be made to extend in a periphery side rather than the auxiliary field 13 or the field 12 for the improvement in a proof pressure, as shown in drawing 7.
- (3) As shown in drawing 7, it is N+ to the periphery edge of semi-conductor base 5a. Mold semiconductor region 1a can be formed and EQR15 can be connected here electrically. Thereby, it is the breadth of a depletion layer N+ It can protect certainly by mold semiconductor region 1a.
- (4) N+ A P type field can be arranged in the mold drain field 2, and it can be made universal contact structure.
- (5) Although the example showed the example by which the base region 3 and the field 12 for the improvement in a proof pressure located the core in the top-most vertices of the virtual square to which these cores are connected, and have been arranged, a base region 3 and the field 12 for the improvement in a proof pressure locate the core in the top-most vertices of the virtual triangle and rhombus which connect these cores, and may arrange.
- (6) The high impurity concentration of the surface exposure parts of a base region 3, the field 12 for the improvement in a proof pressure, and the auxiliary field 13 may be set up highly alternatively.
- (7) The die length which begins to be prolonged outside can be set as arbitration according to the level of the pressure-proofing demanded from the improvement field 12 in a proof pressure of the auxiliary field 13.
- (8) In the example, although the field 12 for the improvement in a proof pressure was considered as the same arrangement as a base region 3, in order to heighten an electric-field relaxation effect, the field 12 for the improvement in a proof pressure can also be precisely arranged compared with a base region 2. Moreover, only the field 12 for the improvement in a proof pressure of the most inner circumference which comes out of all arrangement of the field 12 for the improvement in a proof pressure, and does not make it the same, for example, surrounds a base region 2 can also be precisely arranged compared with other fields 12 for the improvement in a proof pressure.
- (9) It can also consider as the structure where the auxiliary field 13 is not established in the outside of the field 12 for the improvement in a proof pressure of the outermost periphery. Moreover, two or more auxiliary fields 13 can also be established in the outside of the field 12 for the improvement in a proof pressure.

(10) A base region 3 and the field 12 for the improvement in a proof pressure can also be made into the substantial straight configuration which does not have a wen on the side face.

---

[Translation done.]

\* NOTICES \*

JPO and NCIPi are not responsible for any damages caused by the use of this translation.

- 1.This document has been translated by computer. So the translation may not reflect the original precisely.
- 2.\*\*\* shows the word which can not be translated.
- 3.In the drawings, any words are not translated.

---

DESCRIPTION OF DRAWINGS

---

[Brief Description of the Drawings]

[Drawing 1] It is the sectional view showing conventional FET.

[Drawing 2] It is the top view showing the front face of the semi-conductor base of FET of the 1st example.

[Drawing 3] It is the sectional view showing a part of FET of the 1st example by the A-A line of drawing 2 .

[Drawing 4] It is the sectional view showing a part of FET of the 2nd example with drawing 3 similarly.

[Drawing 5] It is the top view showing a part of front face of the semi-conductor base of FET of the 3rd example.

[Drawing 6] It is the top view expanding and showing a part of drawing 5 .

[Drawing 7] It is the sectional view showing a part of FET of a modification.

[Description of Notations]

- 1 Drift Region
- 2 Drain Field
- 3 Base Region
- 4 Source Field
- 5a Semi-conductor base
- 12 Field for Improvement in Proof Pressure
- 13 Auxiliary Field
- 14 Field Plate
- 15 EQR

---

[Translation done.]



(19) 日本国特許庁 (J P)

(12) 公開特許公報 (A)

(11) 特許出願公開番号

特開2000-277733

(P2000-277733A)

(43) 公開日 平成12年10月6日 (2000.10.6)

(51) Int.Cl.<sup>7</sup>

H 0 1 L 29/78

識別記号

F I

H 0 1 L 29/78

テームコード\* (参考)

6 5 2 C

6 5 2 P

6 5 2 S

6 5 2 N

審査請求 有 請求項の数 2 O L (全 8 頁)

(21) 出願番号

特願平11-84537

(22) 出願日

平成11年3月26日 (1999.3.26)

(71) 出願人 000106276

サンケン電気株式会社

埼玉県新座市北野3丁目6番3号

(72) 発明者 花岡 正行

埼玉県新座市北野三丁目6番3号 サンケ

ン電気株式会社内

(74) 代理人 100072154


弁理士 高野 則次

(54) 【発明の名称】 絶縁ゲート型電界効果トランジスタ

(57) 【要約】

【課題】 絶縁ゲート型電界効果トランジスタの高耐圧化が困難であった。

【解決手段】 多数のP型柱状ベース領域3をN型ドリフト領域1に設けると共に、柱状ベース領域3の外側に柱状のP型耐圧向上用領域12を設ける。耐圧向上用領域12よりも浅いP型の補助領域13を設ける。空乏層16をベース領域3の外周側に良好に形成して耐圧を高める。



## 【特許請求の範囲】

【請求項 1】 ドレイン領域とドリフト領域と複数のベース領域と複数のソース領域と複数の耐圧向上用領域とを有する半導体基体と、ゲート絶縁膜と、ドレイン電極と、ソース電極と、ゲート電極とを備え、

前記ドリフト領域は前記ドレイン領域の不純物濃度よりも低い不純物濃度を有し且つ前記半導体基体の一方の主面に露出する部分を有するように配置され、

前記ドレイン領域は前記ドリフト領域と前記半導体基体の他方の主面との間に配置され、

前記複数のベース領域のそれぞれは前記ドリフト領域の中に島状に分散配置され且つ前記半導体基体の一方の主面から他方の主面に向かって柱状に延びており、

前記複数のエミッタ領域のそれぞれは前記複数のベース領域の中に島状に配置され、

前記複数の耐圧向上用領域は前記ベース領域と同一の導電型を有して前記ドリフト領域の中に島状に形成され且つ平面的に見て前記ベース領域の外側に前記ベース領域と同様に分散配置され且つ前記半導体基体の一方の主面から他方の主面に向かって柱状に延びていることを特徴とする絶縁ゲート型電界効果トランジスタ。

【請求項 2】 更に、前記耐圧向上用領域の近傍の空乏層の広がりをも補助するための補助領域を有し、この補助領域は前記耐圧向上用領域と同一の導電型を有し且つ前記半導体基体の表面に露出するように配置され且つ前記耐圧向上用領域よりも浅く形成されていることを特徴とする請求項 1 記載の絶縁ゲート型電界効果トランジスタ。

【請求項 3】 前記耐圧向上用領域は前記ベース領域とほぼ同じ深さを有し、前記ベース領域と同時に形成されたものである請求項 1 又は 2 記載の絶縁ゲート型電界効果トランジスタ。

【請求項 4】 更に、平面的に見て前記ベース領域を囲むようにフィールドプレートと等電位リングとのいずれか一方又は両方を有することを特徴とする請求項 1 又は 2 又は 3 記載の絶縁ゲート型電界効果トランジスタ。

## 【発明の詳細な説明】

【0001】

【発明の属する技術分野】本発明は、高耐圧化を達成することができる絶縁ゲート型電界効果トランジスタに関する。

【0002】

【従来の技術】動作抵抗の低減化と高耐圧化の両方を高水準に達成することを目的として絶縁ゲート型電界効果トランジスタ（以下 FET と言う）を図 1 に示すように構成することは公知である。この FET は、N 型ドリフト領域 1 と N 型ドレイン領域 2 と複数の P 型ベース領域 3 と複数のソース領域 4 とから成るシリコン半導体基体 5 と、ドレイン電極 6 と、ソース電極 7 と、ゲート電極 8 と、ゲート絶縁膜 9 と、周辺保護絶縁膜 10 と、層

間絶縁膜 11 とを備えている。この FET のボディ領域又はチャネル形成領域と呼ぶことのできるベース領域 3 は特異な形状を有し、ドリフト領域 1 の厚み方向に深く柱状に形成されており、その底面はドリフト領域 1 とドレイン領域 2 との界面近くまで達している。複数のベース領域 3 を柱状に形成すると、ベース領域 3 とドリフト領域 1 との間の PN 接合に高い逆方向電圧が印加された時に複数のベース領域 3 の相互間のドリフト領域 1 が空乏層によって埋められ、耐圧が向上する。また、図 1 の構造の場合、ドリフト領域 1 の比抵抗を小さくして動作抵抗の低減化を図っても比較的高耐圧を得ることができる。即ち、ドリフト領域 1 の比抵抗を、浅いベース領域を有する従来の標準的な構造の FET のドリフト領域の比抵抗の  $1/3 \sim 1/5$  に設定しても、空乏層の働きで標準的な構造の FET と同等の耐圧を得ることができる。

【0003】

【発明が解決しようとする課題】ところで、従来のこの種の FET では、素子の外周縁側の耐圧向上に関しての改善が十分になされていない。このため、期待されるほど高耐圧化が図れないのが実情であった。即ち、上記のようにベース領域 3 をドリフト領域 1 の厚み方向に深く拡散して素子中央側（素子活性領域）の耐圧向上を図っても、素子周縁側の耐圧も同様に向上しなければ素子全体としての向上耐圧は達成されない。そこで、本願発明者は、主接合即ち素子活性領域の外周側を包囲するように周知のフィールドリミットングリング（FLR）を形成して、素子周縁側の耐圧向上を図ることを試みた。しかしながら、上記構造の FET ではドリフト領域 1 の比抵抗が通常の FET に比べてかなり小さくなっているため、従来の FLR 構造では、耐圧向上を図ることができなかった。

【0004】そこで、本発明の目的は、動作抵抗の低減と耐圧向上とのいずれか一方又は両方を容易且つ良好に達成することができる絶縁ゲート型電界効果トランジスタを提供することにある。

【0005】

【課題を解決するための手段】上記課題を解決し、上記目的を達成するための本発明は、ドレイン領域とドリフト領域と複数のベース領域と複数のソース領域と複数の耐圧向上用領域とを有する半導体基体と、ゲート絶縁膜と、ドレイン電極と、ソース電極と、ゲート電極とを備え、前記ドリフト領域は前記ドレイン領域の不純物濃度よりも低い不純物濃度を有し且つ前記半導体基体の一方の主面に露出する部分を有するように配置され、前記ドレイン領域は前記ドリフト領域と前記半導体基体の他方の主面との間に配置され、前記複数のベース領域のそれぞれは前記ドリフト領域の中に島状に分散配置され且つ前記半導体基体の一方の主面から他方の主面に向かって柱状に延びており、前記複数のエミッタ領域のそれぞれは

前記複数のベース領域の中に島状に配置され、前記複数の耐圧向上用領域は前記ベース領域と同一の導電型を有して前記ドリフト領域の中に島状に形成され且つ平面的に見て前記ベース領域の外側に前記ベース領域と同様に分散配置され且つ前記半導体基体の一方の主面から他方の主面に向かって柱状に延びていることを特徴とする絶縁ゲート型電界効果トランジスタに係わるものである。

【0006】なお、請求項2に示すように、耐圧向上用領域の近傍の空乏層の広がりをおよぼすための補助領域を設けることが望ましい。この補助領域は、例えば環状又は島状に形成する。また、請求項3に示すように、耐圧向上用領域をベース領域と同じ深さに形成することが望ましい。また、請求項4に示すように、フィールドプレート又は等電位リング(EQR)を形成することが望ましい。

【0007】

【発明の効果】各請求項の発明によればFET素子の周辺耐圧を容易且つ良好に向上させることができる。即ち、ベース領域を柱状に深く形成すると、ベース領域の外周側における空乏層の変化幅も大きくなるが、耐圧向上用領域を設けることによって空乏層の変化を緩慢にすることができ、素子周辺耐圧が良好に向上する。また、請求項2の発明によれば、補助領域の助けで空乏層が一層良好に広がる。また、請求項3に示すように耐圧向上用領域をベース領域と同時に形成すると、製造工程が簡略化される。また、請求項4に示すようにフィールドプレートと等電位リング(EQR)とのいずれか一方又は両方を設けると、空乏層の広がりが更に良好になる。

【0008】

【実施形態及び実施例】次に、図2～図7を参照して本発明の実施形態及び実施例を説明する。

【0009】

【第1の実施例】図2及び図3に示す第1の実施例の絶縁ゲート型電界効果トランジスタ(FET)は、図1の従来のFETと同様にN型(第1導電型)ドリフト領域1とN型ドレイン領域2とP型(第2導電型)ベース領域3とN型ソース領域4とドレイン電極6とソース電極7とゲート電極8とゲート絶縁膜9と周辺保護絶縁膜10と層間絶縁膜11とを有する他に、シリコン半導体基体5aの中に設けられた柱状のP型耐圧向上用領域12及びP型の補助領域13と、周辺絶縁膜10の中に設けたフィールドプレート14及び等電位リング即ちEQR15とを有し、図2のA-A線及びB-B線を中心に上下及び左右対称に形成されている。

【0010】ドリフト領域1はN型半導体領域であってN型ドレイン領域2よりも低い不純物濃度を有する。なお、ドリフト領域1はドレイン領域2と同一導電型を有するので、これをドレイン領域と呼ぶこともできる。ドリフト領域1はドレイン領域2の上にN型半導体を多層にエピタキシャル成長させたものから成り、その一部

は半導体基体5aの一方の主面に露出している。このドリフト領域1の不純物濃度は、柱状ベース領域3を形成しない浅いベース領域の従来のFETのドリフト領域の不純物濃度よりは高い。従って、ドリフト領域1の抵抗率は従来のFETのドリフト領域の抵抗率の1/5～1/3である。

【0011】N型ドレイン領域2はドリフト領域1と半導体基体5aの他方の主面との間に配置されている。なお、ドレイン領域2とドリフト領域1との境界面は平板状半導体基体5aの他方の主面に平行である。ドレイン電極6は例えばアルミニウム蒸着層から成り、半導体基体5aの他方の主面においてドレイン領域2に接続されている。

【0012】ベース領域3は、ボディ領域又はチャネル形成領域とも呼ぶことができるものであって、ドリフト領域1内にその上面から下面に向かって柱状に形成されている。ベース領域3の上面は半導体基体5aの上面に露出しており、ベース領域3の下面はドレイン領域2から若干離間するように配置されている。このように若干離間するように配置することによってベース領域3の下側での電界集中を緩和できると考えられる。図2に示すように、ベース領域3は平面的に見て半導体基体5a内に島状に形成され且つ均一に分散配置されており、各々のベース領域3は四角形状の平面形状を有する。なお、ベース領域3の平面形状は四角形に限られず、円形にしてもよい。このベース領域3は、周知のエピタキシャル成長技術と拡散技術とを繰り返して形成する。即ち、ドレイン領域2の上に肉薄のN型半導体領域をエピタキシャル成長によって形成し、このN型半導体領域に拡散技術によってP型半導体領域を形成する。このP型半導体領域はベース領域の一部を構成し、P型半導体領域の形成されていない部分のN型半導体領域はドリフト領域1の一部を構成する。P型半導体領域を形成したらこのP型半導体領域とN型半導体領域の上面に再び肉薄のN型半導体領域をエピタキシャル成長によって形成し、先に形成したP型半導体領域と連続するようにP型半導体領域を拡散によって形成する。この工程を複数回(例えば6回)繰り返すことで、柱状のベース領域3とドリフト領域1が形成される。

【0013】N型ソース領域4は各ベース領域3の中に島状に形成され、半導体基体5aの一方の主面に露出している。多数のベース領域3の中で内側に配置された16個のベース領域3の中には四角形即ち環状のソース領域4が形成され、外側の辺上の8個のベース領域3の中にはコ字状のソース領域4が形成され、角の8個のベース領域3の中にはL字状のソース領域4が形成されている。ベース領域3におけるソース領域4とドリフト領域1との間の表面側部分がチャネル形成部分となる。

【0014】ソース電極7は、例えばアルミニウムの蒸着層であって、各ソース領域4と各ベース領域3との両

方に接続され、複数のソース領域4を共通接続するように層間絶縁膜11の上にも設けられている。

【0015】ゲート絶縁膜9は少なくともベース領域3における前述したチャンネル形成部分を覆うように形成されたシリコン酸化膜から成る。

【0016】ゲート電極8は、例えば周知の化学的気相成長法で形成された多結晶シリコンから成り、ゲート絶縁膜9の上に形成されている。このゲート電極8は平面的に見て格子状に形成され、図示されていない金属製ゲート端子に接続されている。

【0017】本発明に従って設けられた多数（この実施例では64個）の耐圧向上用領域12は、図2から明らかなように平面的に見てベース領域3を囲むように分散配置されている。この耐圧向上用領域12はベース領域3と同時に形成されたものであって、ベース領域3と同一の不純物濃度を有するP型拡散領域から成り且つベース領域3と同一平面形状及び同一断面形状を有し、且つベース領域3と同様に均一に分散配置されている。即ち、耐圧向上用領域12はドリフト領域1の中に島状に形成され、半導体基体5aの一方の主面から他方の主面

10 20 30 40 50 60 70 80 90 100 110 120 130 140 150 160 170 180 190 200 210 220 230 240 250 260 270 280 290 300 310 320 330 340 350 360 370 380 390 400 410 420 430 440 450 460 470 480 490 500 510 520 530 540 550 560 570 580 590 600 610 620 630 640 650 660 670 680 690 700 710 720 730 740 750 760 770 780 790 800 810 820 830 840 850 860 870 880 890 900 910 920 930 940 950 960 970 980 990 1000 1010 1020 1030 1040 1050 1060 1070 1080 1090 1100 1110 1120 1130 1140 1150 1160 1170 1180 1190 1200 1210 1220 1230 1240 1250 1260 1270 1280 1290 1300 1310 1320 1330 1340 1350 1360 1370 1380 1390 1400 1410 1420 1430 1440 1450 1460 1470 1480 1490 1500 1510 1520 1530 1540 1550 1560 1570 1580 1590 1600 1610 1620 1630 1640 1650 1660 1670 1680 1690 1700 1710 1720 1730 1740 1750 1760 1770 1780 1790 1800 1810 1820 1830 1840 1850 1860 1870 1880 1890 1900 1910 1920 1930 1940 1950 1960 1970 1980 1990 2000 2010 2020 2030 2040 2050 2060 2070 2080 2090 2100 2110 2120 2130 2140 2150 2160 2170 2180 2190 2200 2210 2220 2230 2240 2250 2260 2270 2280 2290 2300 2310 2320 2330 2340 2350 2360 2370 2380 2390 2400 2410 2420 2430 2440 2450 2460 2470 2480 2490 2500 2510 2520 2530 2540 2550 2560 2570 2580 2590 2600 2610 2620 2630 2640 2650 2660 2670 2680 2690 2700 2710 2720 2730 2740 2750 2760 2770 2780 2790 2800 2810 2820 2830 2840 2850 2860 2870 2880 2890 2900 2910 2920 2930 2940 2950 2960 2970 2980 2990 3000 3010 3020 3030 3040 3050 3060 3070 3080 3090 3100 3110 3120 3130 3140 3150 3160 3170 3180 3190 3200 3210 3220 3230 3240 3250 3260 3270 3280 3290 3300 3310 3320 3330 3340 3350 3360 3370 3380 3390 3400 3410 3420 3430 3440 3450 3460 3470 3480 3490 3500 3510 3520 3530 3540 3550 3560 3570 3580 3590 3600 3610 3620 3630 3640 3650 3660 3670 3680 3690 3700 3710 3720 3730 3740 3750 3760 3770 3780 3790 3800 3810 3820 3830 3840 3850 3860 3870 3880 3890 3900 3910 3920 3930 3940 3950 3960 3970 3980 3990 4000 4010 4020 4030 4040 4050 4060 4070 4080 4090 4100 4110 4120 4130 4140 4150 4160 4170 4180 4190 4200 4210 4220 4230 4240 4250 4260 4270 4280 4290 4300 4310 4320 4330 4340 4350 4360 4370 4380 4390 4400 4410 4420 4430 4440 4450 4460 4470 4480 4490 4500 4510 4520 4530 4540 4550 4560 4570 4580 4590 4600 4610 4620 4630 4640 4650 4660 4670 4680 4690 4700 4710 4720 4730 4740 4750 4760 4770 4780 4790 4800 4810 4820 4830 4840 4850 4860 4870 4880 4890 4900 4910 4920 4930 4940 4950 4960 4970 4980 4990 5000 5010 5020 5030 5040 5050 5060 5070 5080 5090 5100 5110 5120 5130 5140 5150 5160 5170 5180 5190 5200 5210 5220 5230 5240 5250 5260 5270 5280 5290 5300 5310 5320 5330 5340 5350 5360 5370 5380 5390 5400 5410 5420 5430 5440 5450 5460 5470 5480 5490 5500 5510 5520 5530 5540 5550 5560 5570 5580 5590 5600 5610 5620 5630 5640 5650 5660 5670 5680 5690 5700 5710 5720 5730 5740 5750 5760 5770 5780 5790 5800 5810 5820 5830 5840 5850 5860 5870 5880 5890 5900 5910 5920 5930 5940 5950 5960 5970 5980 5990 6000 6010 6020 6030 6040 6050 6060 6070 6080 6090 6100 6110 6120 6130 6140 6150 6160 6170 6180 6190 6200 6210 6220 6230 6240 6250 6260 6270 6280 6290 6300 6310 6320 6330 6340 6350 6360 6370 6380 6390 6400 6410 6420 6430 6440 6450 6460 6470 6480 6490 6500 6510 6520 6530 6540 6550 6560 6570 6580 6590 6600 6610 6620 6630 6640 6650 6660 6670 6680 6690 6700 6710 6720 6730 6740 6750 6760 6770 6780 6790 6800 6810 6820 6830 6840 6850 6860 6870 6880 6890 6900 6910 6920 6930 6940 6950 6960 6970 6980 6990 7000 7010 7020 7030 7040 7050 7060 7070 7080 7090 7100 7110 7120 7130 7140 7150 7160 7170 7180 7190 7200 7210 7220 7230 7240 7250 7260 7270 7280 7290 7300 7310 7320 7330 7340 7350 7360 7370 7380 7390 7400 7410 7420 7430 7440 7450 7460 7470 7480 7490 7500 7510 7520 7530 7540 7550 7560 7570 7580 7590 7600 7610 7620 7630 7640 7650 7660 7670 7680 7690 7700 7710 7720 7730 7740 7750 7760 7770 7780 7790 7800 7810 7820 7830 7840 7850 7860 7870 7880 7890 7900 7910 7920 7930 7940 7950 7960 7970 7980 7990 8000 8010 8020 8030 8040 8050 8060 8070 8080 8090 8100 8110 8120 8130 8140 8150 8160 8170 8180 8190 8200 8210 8220 8230 8240 8250 8260 8270 8280 8290 8300 8310 8320 8330 8340 8350 8360 8370 8380 8390 8400 8410 8420 8430 8440 8450 8460 8470 8480 8490 8500 8510 8520 8530 8540 8550 8560 8570 8580 8590 8600 8610 8620 8630 8640 8650 8660 8670 8680 8690 8700 8710 8720 8730 8740 8750 8760 8770 8780 8790 8800 8810 8820 8830 8840 8850 8860 8870 8880 8890 8900 8910 8920 8930 8940 8950 8960 8970 8980 8990 9000 9010 9020 9030 9040 9050 9060 9070 9080 9090 9100 9110 9120 9130 9140 9150 9160 9170 9180 9190 9200 9210 9220 9230 9240 9250 9260 9270 9280 9290 9300 9310 9320 9330 9340 9350 9360 9370 9380 9390 9400 9410 9420 9430 9440 9450 9460 9470 9480 9490 9500 9510 9520 9530 9540 9550 9560 9570 9580 9590 9600 9610 9620 9630 9640 9650 9660 9670 9680 9690 9700 9710 9720 9730 9740 9750 9760 9770 9780 9790 9800 9810 9820 9830 9840 9850 9860 9870 9880 9890 9900 9910 9920 9930 9940 9950 9960 9970 9980 9990 10000

【0018】図2において点々を付して示すP型補助領域13は耐圧向上用領域12と同一導電型及び同一不純物濃度を有し、図2から明らかなように耐圧向上用領域12及びベース領域3を囲むように環状に形成されている。補助領域13は複数回のエピタキシャル成長の最後のエピタキシャル層にP型不純物を拡散したものであって、耐圧向上用領域12及びベース領域3の最上層と同時に形成されている。このため、補助領域13の深さは耐圧向上用領域12の深さの例えば1/6（好ましくは1/10～1/2）のように大幅に浅く設定される。この実施例では補助領域13の1つは耐圧向上用領域12の外周側に接触し、別の1つは最外周側のベース領域2の外周側に接触している。

【0019】フィールドプレート14は例えばアルミニウムの蒸着層であって、補助領域13に絶縁膜10を介して対向するように環状に形成されている。即ち、フィールドプレート14の平面形状は図2に示す補助領域13とほぼ同一である。図3の実施例ではフィールドプレート14はP型の補助領域13、耐圧向上用領域12及びベース領域3に対して電氣的に接続されていない。また、2つの環状フィールドプレート14は互いに分離している。

【0020】EQR15は例えばアルミニウムの蒸着層から成る導体層であって、補助領域13よりも外周側に環状に配置されている。このEQR15は絶縁膜10の下層を介して半導体基体5aの上面に対向しており、半

導体基体5aには電氣的に接続されていない。なお、EQR15は、絶縁膜10の表面の電荷の安定化を図る機能を有する他に空乏層の外周への広がり防止するチャンネルストップバの機能も有する。

【0021】本実施例によれば、FET素子周辺側の耐圧（周辺耐圧）の向上が図られ、高耐圧化が高水準に達成される。また、高耐圧化したにも拘らず動作抵抗（オン抵抗）を小さく保つことができる。即ち、ベース領域3がドリフト領域1内に柱状に形成され、ドリフト領域1の比抵抗が相対的に小さく設定されているため、ドリフト領域1の電流経路の抵抗を小さくでき動作抵抗の低減化が高水準に達成される。また、素子形成領域（活性領域）の耐圧については、ベース領域3の相互間が図3において点線で模式的に示すように空乏層16によって埋められるため、十分高い耐圧を得ることができる。また、素子周辺側の耐圧については、耐圧向上用領域12及び補助領域13によって図示のように素子外周側に電界集中を良好に緩和するように滑らかに空乏層16を広げることができるため、素子中央側と同様に十分に高い耐圧を得ることができる。

【0022】空乏層16の広がりについて更に詳しく説明すると、ゲート電極8とソース電極7との間にチャンネルを形成する電圧が印加されていない状態において、ドリフト領域1とベース領域3との間のPN接合を逆バイアスする向きの高い電圧をドレイン電極6とソース電極7との間に印加すると、ベース領域3よりも不純物濃度の低いドリフト領域1に空乏層が広がる。ベース領域3は柱状に多数個配置されているのでベース領域3の相互間のドリフト領域1は空乏層16で埋まる。空乏層16はベース領域3の相互間のみでなく、ベース領域3と同様に形成された耐圧向上用領域12の相互間及びこれとベース領域3との間にも広がる。ベース領域3の外周側において耐圧向上用領域12のみによって空乏層16を十分に広げることができないが、補助領域13を設けると、この補助によって空乏層16が耐圧向上用領域12の相互間及びベース領域3との間及び耐圧向上用領域12の外側に良好に広がる。また、補助領域13は耐圧向上用領域12よりも浅く形成され且つ外周側に配置されているので、外周側での空乏層16の変化が緩慢になり、耐圧向上が良好に達成される。

【0023】本実施例では、耐圧向上用領域12及びこの補助領域13の他にフィールドプレート14及びEQR15が設けられているので、空乏層16が更に安定的且つ良好に広がる。また、EQR15の働きによって空乏層16が半導体基体5aの側面まで広がるのが阻止され、高耐圧化を安定的に達成することができる。また、本実施例では耐圧向上用領域12がベース領域3と同時に形成されるので、生産性の点で有利である。

【0024】

【第2の実施例】次に、図4に示す第2の実施例の絶縁

ゲート型電界効果トランジスタを説明する。但し、図4及び後述する図5～図7において図2及び図3と実質的に同一の部分には同一の符号を付してその説明を省略する。

【0025】図4のFETはP型補助領域13aの配置を除いて第1の実施例と同一に構成されている。図4の補助領域13aは図3の補助領域13に対応するものであって、耐圧向上用領域12及びベース領域3から外周側に離間している。なお、図4の補助領域13aの平面形状は図2と同様に環状であり、また深さは図3の補助領域13と同一である。この第2の実施例によっても第1の実施例と同一の効果を得ることができる。

【0026】

【第3の実施例】図5は第3の実施例のFETの半導体基体5aの表面の一部を示す。図5の第3の実施例のFETは、点々を付して説明的に示すP型補助領域13bを除いて第1の実施例と同一に構成されている。第1の実施例の補助領域13と同一の目的で設けられた図5のP型補助領域13bは多数の島状領域から成る。補助領域13bは第1の実施例の補助領域13と同一の深さ、同一の不純物濃度を有し、耐圧向上用領域12及び最外周側のベース領域3の相互間に分散配置されている。図6は耐圧向上用領域12と補助領域13bとの位置関係を示すものである。これから明かなように4個の耐圧向上用領域12の中心を結ぶ点線の四角形の中心に補助領域13bの中心が一致するように補助領域13bが配置されている。また、四角形の補助領域13bと4つの耐圧向上用領域12との最短距離がそれぞれほぼ同一になるように補助領域13bが配置されている。なお、ベース領域3と補助領域13bとの関係も図6と同様である。

【0027】図6に示すように補助領域13bを配置することによって、耐圧向上用領域12の相互間及び最外周側のベース領域3と耐圧向上用領域12との間に空乏層を良好に広げることができ、耐圧向上が第1の実施例と同様に達成される。

【0028】

【変形例】本発明は上述の実施例に限定されるものではなく、例えば次の変形が可能なものである。

(1) フィールドプレート14を図7に示すように補助領域13又は耐圧向上用領域12に電氣的に接続することができる。この様に接続すると、補助領域13又は耐圧向上用領域12の等電位性が向上する。

(2) フィールドプレート14部分の絶縁膜10に図7に示すように段差を設け、外周側を厚くすることができる。これにより、外周側ほどフィールドプレートの効果が低下し、空乏層の外周側での変化が滑らかになる。また、図7に示すようにフィールドプレート14を補助領域13又は耐圧向上用領域12よりも外周側に延在させることができる。

(3) 図7に示すように半導体基体5aの外周縁にN<sup>+</sup>型半導体領域1aを形成し、ここにEQR15を電氣的に接続することができる。これにより、空乏層の広がりやN<sup>+</sup>型半導体領域1aで確実に防ぐことができる。

(4) N<sup>+</sup>型ドレイン領域2の中にP型領域を配置してユニバーサルコンタクト構造にすることができる。

(5) 実施例では、ベース領域3及び耐圧向上用領域12がこれらの中心を結ぶ仮想四角形の頂点にその中心を位置させて配置された例を示したが、ベース領域3及び耐圧向上用領域12がこれらの中心を結ぶ仮想三角形やひし形の頂点にその中心を位置させて配置してもよい。

(6) ベース領域3、耐圧向上用領域12及び補助領域13の表面露出部分の不純物濃度を選択的に高く設定してもよい。

(7) 補助領域13の耐圧向上用領域12から外側に延び出す長さは、要求される耐圧のレベルに応じて任意に設定することができる。

(8) 実施例では、耐圧向上用領域12をベース領域3と同一の配置としたが、電界緩和効果を高める為に耐圧向上用領域12をベース領域2に比べて緻密に配置することもできる。また、耐圧向上用領域12の配置を全てで同じにせず、例えばベース領域2を包囲する最内周の耐圧向上用領域12のみ他の耐圧向上用領域12に比べて緻密に配置することもできる。

(9) 最外周の耐圧向上用領域12の外側には、補助領域13を設けない構造とすることもできる。又、耐圧向上用領域12の外側に複数本の補助領域13を設けることもできる。

(10) ベース領域3及び耐圧向上用領域12を、その側面にこぶを有しない実質的なストレートな形状とすることもできる。

【図面の簡単な説明】

【図1】従来のFETを示す断面図である。

【図2】第1の実施例のFETの半導体基体の表面を示す平面図である。

【図3】第1の実施例のFETの一部を図2のA-A線で示す断面図である。

【図4】第2の実施例のFETの一部を図3と同様に示す断面図である。

【図5】第3の実施例のFETの半導体基体の表面の一部を示す平面図である。

【図6】図5の一部を拡大して示す平面図である。

【図7】変形例のFETの一部を示す断面図である。

【符号の説明】

1 ドリフト領域

2 ドレイン領域

3 ベース領域

4 ソース領域

5a 半導体基体


12 耐圧向上用領域

\* 14 フィールドプレート


13 補助領域

\* 15 EQR


【図1】




【図6】




【図2】




【図5】




【図7】



【図3】



【図4】



## 【手続補正書】

【提出日】平成12年3月3日(2000. 3. 3)

## 【手続補正1】

【補正対象書類名】明細書

【補正対象項目名】特許請求の範囲

【補正方法】変更

【補正内容】

【特許請求の範囲】

【請求項1】 ドレイン領域とドリフト領域と複数のベース領域と複数のソース領域と複数の耐圧向上用領域と補助領域とを有する半導体基体と、ゲート絶縁膜と、ドレイン電極と、ソース電極と、ゲート電極とを備え、前記ドリフト領域は前記ドレイン領域の不純物濃度よりも低い不純物濃度を有し且つ前記半導体基体の一方の主面に露出する部分を有するように配置され、前記ドレイン領域は前記ドリフト領域と前記半導体基体

の他方の主面との間に配置され、

前記複数のベース領域のそれぞれは前記ドリフト領域の中に島状に分散配置され前記複数のエミッタ領域のそれぞれは前記複数のベース領域の中に島状に配置され、前記複数の耐圧向上用領域のそれぞれは前記ベース領域と同一の導電型を有して前記ドリフト領域の中に島状に形成され且つ平面的に見て前記ベース領域の外側に分散配置され且つ前記ベース領域と同じ深さを有し、前記補助領域は前記耐圧向上用領域の近傍の空乏層の広がり補助するためのものであって、前記耐圧向上用領域と同一の導電型を有し且つ前記半導体基体の表面に露出するように前記ドリフト領域の中に形成され且つ前記耐圧向上用領域よりも浅く形成され且つ平面的に見て前記複数のベース領域の外周側に配置され、前記ドレイン電極と前記ソース電極との間に電圧が印加された時に、前記複

数のベース領域、前記複数の耐圧向上用領域、及び前記補助領域に隣接している前記ドリフト領域のそれぞれの部分に生じる空乏層が互いに連続するように前記複数のベース領域と前記複数の耐圧向上用領域と前記補助領域とが配置されていることを特徴とする絶縁ゲート型電界効果トランジスタ。

【請求項2】 更に、平面的に見て前記複数のベース領域を囲むようにフィールドプレートと等電位リングとのいずれか一方又は両方を有することを特徴とする請求項1記載の絶縁ゲート型電界効果トランジスタ。

【手続補正2】

【補正対象書類名】明細書

【補正対象項目名】0005

【補正方法】変更

【補正内容】

【0005】

【課題を解決するための手段】上記課題を解決し、上記目的を達成するための発明は、ドレイン領域とドリフト領域と複数のベース領域と複数のソース領域と複数の耐圧向上用領域と補助領域とを有する半導体基体と、ゲート絶縁膜と、ドレイン電極と、ソース電極と、ゲート電極とを備え、前記ドリフト領域は前記ドレイン領域の不純物濃度よりも低い不純物濃度を有し且つ前記半導体基体の一方の主面に露出する部分を有するように配置され、前記ドレイン領域は前記ドリフト領域と前記半導体基体の他方の主面との間に配置され、前記複数のベース領域のそれぞれは前記ドリフト領域の中に島状に分散配置され、前記複数のエミッタ領域のそれぞれは前記複数のベース領域の中に島状に配置され、前記複数の耐圧向上用領域のそれぞれは前記ベース領域と同一の導電型を有して前記ドリフト領域の中に島状に形成され且つ平面的に見て前記ベース領域の外側に分散配置され且つ前記ベース領域と同じ深さを有し、前記補助領域は前記耐圧向上用領域の近傍の空乏層の広がりを補助するためのものであって、前記耐圧向上用領域と同一の導電型を有し

且つ前記半導体基体の表面に露出するように前記ドリフト領域の中に形成され且つ前記耐圧向上用領域よりも浅く形成され且つ平面的に見て前記複数のベース領域の外周側に配置され、前記ドレイン電極と前記ソース電極との間に電圧が印加された時に、前記複数のベース領域、前記複数の耐圧向上用領域、及び前記補助領域に隣接している前記ドリフト領域のそれぞれの部分に生じる空乏層が互いに連続するように前記複数のベース領域と前記複数の耐圧向上用領域と前記補助領域とが配置されていることを特徴とする絶縁ゲート型電界効果トランジスタに係わるものである。

【手続補正3】

【補正対象書類名】明細書

【補正対象項目名】0006

【補正方法】変更

【補正内容】

【0006】なお、請求項2に示すように、フィールドプレート又は等電位リング(EQR)を形成することが望ましい。

【手続補正4】

【補正対象書類名】明細書

【補正対象項目名】0007

【補正方法】変更

【補正内容】

【0007】

【発明の効果】各請求項の発明によればFET素子の周辺耐圧を容易且つ良好に向上させることができる。即ち、ベース領域の外周側にベース領域と同一の深さの耐圧向上用領域を設け、更に耐圧向上用領域よりも浅い補助領域を設けたので、FET素子の外周側に空乏層を良好に広げることができ、素子周辺耐圧が良好に向上する。また、請求項2にn<sub>hh</sub>示すようにフィールドプレートと等電位リング(EQR)とのいずれか一方又は両方を設けると、空乏層の広がりが更に良好になる。